SIMULADOR DA EMIF PARA TESTE DE ACESSO EM MEMÓRIA PARA CUBESAT

Resumen

O CubeSat é um padrão de satélite bastante empregado em pesquisas espaciais. Este fato se dá principalmente pelo seu baixo custo de construção, permitindo que projetos acadêmicos com recursos mínimos possam operar no espaço. O CubeSat necessita de um computador de bordo (On Board Computer – OBC) para controlar suas operações. Entre os obstáculos inerentes a este tipo de aplicação espacial, destacamos a exposição à radiação a qual o OBC pode estar exposto. Diante disso, se faz necessário que o sistema de gerenciamento seja tolerante a falhas, para que a confiabilidade dos dados não seja comprometida. O OBC é composto por diversos módulos de processamento, comunicação e armazenamento, no entanto, os componentes enfatizados neste trabalho são: FPGA Smartfusion 2 Microsemi, Memória SRAM e o Processador Cortex M0. Neste trabalho, propõem-se a criação de um módulo simulador da interface EMIF (External Memory Interface), concebido na linguagem Verilog (HDL - Hardware Description Language), para possibilitar a utilização de códigos ECC’s (Error Correction Code) que visam corrigir os possíveis erros existentes em operações de escrita e leitura em memória. O componente que realiza o acesso direto à memória SRAM é o módulo “sdram2sram”, que foi criado com o propósito de realizar a conversão do protocolo de comunicação da EMIF no padrão utilizado para acessar a memória SRAM externa. No entanto, uma vez que não temos uma interface EMIF a disposição no OBC, faz-se necessário a criação deste elemento de hardware que realiza a simulação dos ciclos internos da EMIF real, a fim de possibilitar testes de escrita e leitura em memória e a utilização dos ECC’s para otimizar a tolerância a falhas do OBC. Durante as etapas de design e teste do módulo, foi utilizada a ferramenta desenvolvimento da Microsemi, Libero SOC, em paralelo utilizou-se a ferramenta Vivado da Xilinx para observar as formas de onda geradas.